

3/5/1

DIALOG(R)File 347:JAPIO

(c) 1999 JPO & JAPIO. All rts. reserv.

00942683 **Image available**
SOLID-STATE IMAGE PICKUP DEVICE

PUB. NO.: 57 -092983 [JP 57092983 A]
PUBLISHED: June 09, 1982 (19820609)
INVENTOR(s): NAKAMURA MASAACKI
APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP
 (Japan)
APPL. NO.: 55-168255 [JP 80168255]
FILED: November 28, 1980 (19801128)
INTL CLASS: [3] H04N-005/30; H04N-001/02
JAPIO CLASS: 44.6 (COMMUNICATION -- Television); 42.2 (ELECTRONICS --
 Solid State Components); 44.7 (COMMUNICATION -- Facsimile)
JAPIO KEYWORD: R098 (ELECTRONIC MATERIALS -- Charge Transfer Elements, CCD &
 BBD); R107 (INFORMATION PROCESSING -- OCR & OMR Optical
 Readers)
JOURNAL: Section: E, Section No. 130, Vol. 06, No. 176, Pg. 84,
 September 10, 1982 (19820910)

ABSTRACT

PURPOSE: To compensate a dark current precisely, by shielding the light for partial picture elements to output only the dark current.

CONSTITUTION: A light shield is provided on odd-numbered picture elements 11 of a licensor 14 by vapor-deposition of aluminium or the like. An electric charge corresponding only to a dark current is stored in the picture element 11, and the sum of the electric charge corresponding to the dark current and an electric charge corresponding to a pickup object is stored in a picture element 12 without a light shield. These electric charges are transferred to shift registers 16A and 16B through a transfer gate 15 and are transferred in shift registers 16A and 16B and are amplified from an output terminal by amplifiers A(sub 1) and A(sub 2). The difference between outputs of amplifiers A(sub 1) and A(sub 2) is obtained to compensate the dark current, and the output is obtained.

?

⑬ 日本国特許庁 (JP)

⑭ 特許出願公開

⑫ 公開特許公報 (A)

昭57—92983

⑤ Int. Cl.³

H 04 N 5/30
1/02

識別記号

庁内整理番号

6940—5C
8020—5C

⑬ 公開 昭和57年(1982)6月9日

発明の数 1
審査請求 未請求

(全 4 頁)

⑥ 固体撮像装置

川崎市中原区上小田中1015番地

富士通株式会社内

① 特 願 昭55—168255

⑦ 出 願 人 富士通株式会社

② 出 願 昭55(1980)11月28日

川崎市中原区上小田中1015番地

③ 発 明 者 中村正昭

⑧ 代 理 人 弁理士 井桁貞一

明 細 書

1. 発明の名称

固体撮像装置

2. 特許請求の範囲

ライン状に配設された複数の画素配列を有し、かつ各画素を、該画素配列の両側に設けた2系列の画素電荷転送用のシフトレジスタに交互に接続した形のラインセンサにおいて、前記画素配列の内、一方のシフトレジスタに連なる奇数番目または偶数番目の画素を遮光し、かつ上記2系統のシフトレジスタからの出力信号を互いに差し引く回路を付設して、他方のシフトレジスタに連なる偶数番目または奇数番目の画素からの画素信号に含まれる暗電流の影響を軽減するようにしたことを特徴とする固体撮像装置。

3. 発明の詳細な説明

本発明は暗電流の影響を軽減するようにしたラインセンサすなわち撮像装置に関するものである。

ファクシミリや文字認識装置(OCR)の撮像部には、小型化、高信頼性の面から、ライン状に

配設された複数の画素配列を有しかつ各画素を、該画素配列の両側に設けた2系列のシフトレジスタの各段に交互に接続した形の固体ラインセンサがよく用いられる。この固体ラインセンサには暗電流が存在するが、通常は該ラインセンサを常温付近で使用するために上記暗電流が問題となることはない。

しかしラインセンサが設置される装置によつては周囲温度が60℃〜70℃あるいはそれ以上に高まる場合もあり、この場合には暗電流は温度に対して指数関数的に急増するために暗電流に対する何らかの補正手段が必要となる。その一つの方法としてラインセンサを冷却する方法もあるが、装置が大型化するために実施は困難である。

また温度がそう高くない環境のもとでも、比較的暗い場所においては、ラインセンサに入射する光量が少ないので必然的に露出時間に相当する蓄積時間を長くする必要が生じて来るためにやはり暗電流は増加するのであるが、このような場合に^もラインセンサを冷却すること。
は困難である

このような問題を解決するために、ラインセンサの画素列中の最も端に位置する1画素のみを遮光して暗電流発生用ダミー画素となし、信号成分と暗電流成分との合計を出力する他の画素からの信号電荷から、このダミー画素が生じる暗電流を差し引くという方式のラインセンサも考案されている。

しかるに一般に半導体製品というものは、一定の箇所におけるたとえば不純物濃度は、その箇所から離れた部分における不純物濃度と一般に異なる。そのために上記着想のごとき構造のラインセンサでは、ダミー画素が発生する暗電流の値と、列をなして配列されている他の画素が生じる暗電流の値とは等しくないことが多く、強いてこのような着想による暗電流補正を行わんとすればかなり荒い補正しかできないことになる。

本発明はこうした欠点に鑑みてなされたもので、前記画素配列の内、一方のシフトレジスタに連なる奇数番目または偶数番目の画素を遮光して暗電流のみを出力するようにする一方、該遮光画素群

に生じた各電荷は互いに混じわることなく、移送ゲート15が端子17に印加される電圧 ϕ_{TG} によつて跳かれると画素11の電荷 Q_D は矢印イ方向に移されてCCDシフトレジスタ16Aの各段中に供給され、画素12の電荷 Q_D+Q_0 は矢印ロ方向に移されてCCDシフトレジスタ16Bの各段中に供給される。そしてCCDシフトレジスタ16A中に移された暗電流に由来する電荷 Q_D も、またCCDシフトレジスタ16B中に移された暗電流と撮像対象物に由来する電荷 Q_D+Q_0 も、共にCCDシフトレジスタ16A、16B中を矢印へ方向に転送された後、電圧としてCCDシフトレジスタ16A、16Bの出力端子に現れ、それぞれ検出増幅器 A_1 、 A_2 で検出増幅された後、出力端子OB、OAに現れる。

この出力端子OB、OAには第2図に示した信号処理回路80の各入力端子OB'、OA'が接続されている。

したがって今、撮像対象物に由来する光信号が、図例を略し示した第8図(イ)中の曲線ニ

の1つ1つに隣接する遮光されていない画素群からの信号成分と暗電流成分の合計から、上記遮光画素群の暗電流成分を差し引きして精密に暗電流補正をなしとげるラインセンサつまり固体撮像装置を提供せんとするものである。以下図面を用いて詳記する。

第1図ならびに第2図は本発明に係る撮像装置たるラインセンサの構造を示す上面図、ならびに該ラインセンサにつながる信号処理回路を示したものである。

まず第1図のラインセンサ14の斜線で示した画素11の上面はたとえばアルミニウム(Al)などの蒸着によつて遮光されているが、他の画素12の上面はこのように遮光が施されていない。このため画素11には暗電流のみに対応する電荷 Q_D が蓄積されるのに対して遮光されていない画素12には暗電流に対応する電荷 Q_D と撮像対象物に対応する電荷 Q_0 との合計が蓄積される。ところで相隣り合う上記の画素11と画素12との間には電荷壁18が介在しているから、両画素11、12

のごとくであると、CCDシフトレジスタ16Aの各段には、第8図(イ)に示したように、1, 3, 5, 7, ……と記号を付した暗電流に由来する各電荷 Q_D が導入され、これは前記出力端子OBに時系列として現れる。その一方でCCDシフトレジスタ16Bの各段には、第8図(ロ)に示したように、2, 4, 6, 8, ……と記号を付した暗電流と撮像対象物との両者に由来する各電荷 Q_D+Q_0 が導入され、これは前記出力端子OAに時系列として現れる。

したがってここで第8図(イ)に示したタイミングで第2図の信号処理回路80中の第1の標本保持回路18のクロック電圧入力端子21Bに、第8図(ロ)に示したようなクロック電圧 V_{OB} を印加すれば、該標本保持回路18の出力端子22Aには第8図(イ)に示したような暗電流に対応した標本化信号 V_{01} が現れる。そしてまた第8図(ロ)に示したようなタイミングで第2図の信号処理回路80中の第2の標本保持回路19のクロック電圧入力端子21Aに、第8図(ロ)に示したようなクロック電圧 V_{OA} を印加すれば、該標本化回路19の出力端子

22Bには第8図(イ)に示したような標本化信号 V_{02} が現れる。

ここで該標本化信号 V_{02} （第8図(イ)）と前記の標本化信号 V_{01} （第8図(イ)）とを比較して見れば、標本化信号 V_{01} は標本化信号 V_{02} よりも1ビット分遅れており、このままでは暗電流と撮像対象物に由来した電荷 $Q_D + Q_O$ に対応する標本化信号 V_{02} から暗電流のみに由来した電荷 Q_D に対応する標本化信号 V_{01} を差し引くことができない。

したがって前記端子22Aに現れた第8図(イ)の標本化信号 V_{01} をさらにもう1度第8の標本化回路20に入力した上で、端子21Aに印加されるクロック電圧 V_{CA} を該第8の標本化回路20のクロック電圧入力端子24Aにも印加してやる。かくすれば、第8図(イ)に示された標本化信号は1ビット分遅れて第8図(イ)に示された標本化信号 V_{01}' となつて、前記第8図(イ)の標本化信号 V_{02} と位相が一致することになる。

このような位相整合の手続きを踏んだ上で、前記の端子22Bに現れた第8図(イ)の標本化信号 V_{02}

と、端子28Aに現れた第8図(イ)の標本化信号 V_{01}' とをそれぞれ第2図に示した差動増幅器25の正および負の入力端子に加えてやれば、該差動増幅器25の出力端子26からは、上記の標本化信号 V_{02} から標本化信号 V_{01}' を差し引いた出力信号 V_{08} 、すなわち第8図(イ)中で*として示した信号成分が取り出せる。したがってこの後、前記出力端子26のあとに積分回路（平滑回路すなわち低域通過形濾波器）を接続してその中に上記の*として示された標本化信号を通してやれば、該信号*は平滑されて、第8図(イ)中へとして示したような滑らかなアナログ信号が得られる。

ここに得られたアナログ信号へは暗電流に対応する成分が差し引かれて無くなつたものである。したがって前記第1図の構造を有するラインセンサすなわち撮像装置に、第2図の信号処理回路を付加することによつて、ラインセンサが生ずる暗電流の影響を精密に補正することができる。

本発明に係る撮像装置によれば、上述したように、特に複雑な信号処理回路を必要とせずに暗電


流の影響をなくすることができるので、実用上多大の効果が期待できる。

4. 図面の簡単な説明


第1図は本発明に係る撮像装置の構造を示す上面図、第2図は該撮像装置に付加されるべき信号処理回路を差動増幅器と共に示した図、第3図(イ)～(イ)は上記撮像装置の動作を示すタイミングチャートである。

1, 8, 5, 7 …… : 暗電流に由来する電荷、2, 4, 6, 8 …… : 暗電流と撮像対象物との両者に由来する電荷、11 : 透光された画素、12 : 透光されていない画素、18 : 電荷増、14 : 撮像装置、15 : 移送ゲート、16A, 16B : CCDシフトレジスタ、17 : 移送ゲートへの電圧印加端子、18, 19, 20 : 標本保持回路、21A, 21B, 24A : 標本保持回路のクロック電圧入力端子、22A, 22B, 28A : 標本保持回路の出力端子、25 : 差動増幅器、26 : 差動増幅器の出力端子。

第 1 図



第 2 図



第 3 圖

